דילוג לתוכן הראשי

הגדרות עוגיות

בחרו מה לאפשר. אפשר לשנות את הבחירה בכל עת דרך „הגדרות עוגיות” בתחתית כל עמוד.

חיוניות

התחברות, אבטחה ושמירת הבחירות שלכם באתר — כולל הבחירה הזו, ערכת הצבעים והגדרות הנגישות. וגם מאיזה אתר או קמפיין הגעתם בביקור הראשון (בלי מזהה אישי, נשמר 30 יום), כדי שנדע מאיפה מגיעות ההרשמות לאתר.

תמיד פעילות

סטטיסטיקה ומדידה

אילו דפים נצפים ואיך משתמשים בהם, כדי לשפר את האתר. בלי שם ובלי פרטי קשר.

כלים: Google Analytics, Microsoft Clarity

פרסום ושיווק

מודעות שמותאמות לתחומי העניין, והתראות דחיפה על משרות חדשות למי שביקש. בלי הסכמה מוצגות מודעות כלליות בלבד.

כלים: Google AdSense, OneSignal

פרטים נוספים במדיניות הפרטיות.

JOBTIME
לוגו אתוסיה

Senior VLSI Design Engineer

אתוסיה

עלתה ל-JOBTIME לפני 3 שעות· בתוקף עד 24 בנובמבר 2026

מיקום
כל הארץ
היקף משרה
משרה מלאה
תפקיד
מהנדס/ת חומרה ואלקטרוניקה

תיאור המשרה

 For an exciting well-funded start-up we are looking for highly skilled and experienced Senior VLSI Design Engineers/Micro-Architects to join our team.
In this role, you will be responsible for the design and development of complex ASIC architectures, creating high-performance digital designs from
concept to implementation.
You will drive architectural decisions, optimize micro-architectures, and ensure efficient RTL design while balancing power, area, and performance
constraints.
As a Senior VLSI Design Engineer/Micro-Architect, you will plan, and design RTL units/blocks based on architectural and micro-architectural
specifications. You will also work closely with cross-functional teams including Architecture, Algorithm, Analog, Backend, Verification, and Firmware, ensuring seamless integration and a smooth development flow. 

Responsibilities: 

  • Define and develop micro-architectures for high-performance ASIC designs 
  • Plan and design RTL blocks while optimizing for power, area, and performance 
  • Drive synthesis, timing closure, and power optimization efforts 
  • Develop and refine block partitioning, interfaces, and design methodologies 
  • Work closely with Architecture, Algorithm, Analog, Backend, Verification, and Firmware teams to ensure seamless integration 
  • Provide technical leadership and mentorship to junior engineers 
  • Identify and resolve architectural and implementation challenges 
  • Stay updated on industry trends and contribute to design innovation 

Requirements: 

  • 8+ years of experience in VLSI/ASIC design 
  • Expertise in Verilog/SystemVerilog 
  • Strong background in micro-architecture, RTL design, synthesis, and timing closure 
  • Experience with simulation tools, verification methodologies, and debugging techniques 
  • Deep understanding of low-power design techniques and high-speed digital design 
  • Excellent analytical and problem-solving skills 
  • Self-motivated with a proactive approach to challenges 
  • Strong interpersonal and teamwork skills 
  • B.Sc./M.Sc. in Electrical Engineering, Computer Engineering, or related field 

Preferred Skills %28a plus%29: 

  • Experience with advanced design practices %28Clock/Voltage Domain Crossing, Low Power Design, DFT%29 
  • Expertise in DSP, FEC, and encryption block design 
  • Familiarity with high-speed interfaces %28e.g.,Ethernet 100G and above%29 
  • Proficiency in scripting languages such as Python, Perl, or TCL 

This role offers a unique opportunity to work on cutting-edge ASIC designs and contribute to next-generation communication systems.
If you are passionate about digital design and want to take on a technical leadership role, we encourage you to apply%21 

משרות דומות

הגדרות נגישות

ערכת צבעים

גודל טקסט

100%

התאמות תצוגה

הצהרת נגישות