דילוג לתוכן הראשי

הגדרות עוגיות

בחרו מה לאפשר. אפשר לשנות את הבחירה בכל עת דרך „הגדרות עוגיות” בתחתית כל עמוד.

חיוניות

התחברות, אבטחה ושמירת הבחירות שלכם באתר — כולל הבחירה הזו, ערכת הצבעים והגדרות הנגישות. וגם מאיזה אתר או קמפיין הגעתם בביקור הראשון (בלי מזהה אישי, נשמר 30 יום), כדי שנדע מאיפה מגיעות ההרשמות לאתר.

תמיד פעילות

סטטיסטיקה ומדידה

אילו דפים נצפים ואיך משתמשים בהם, כדי לשפר את האתר. בלי שם ובלי פרטי קשר.

כלים: Google Analytics, Microsoft Clarity

פרסום ושיווק

מודעות שמותאמות לתחומי העניין, והתראות דחיפה על משרות חדשות למי שביקש. בלי הסכמה מוצגות מודעות כלליות בלבד.

כלים: Google AdSense, OneSignal

פרטים נוספים במדיניות הפרטיות.

JOBTIME
לוגו אתוסיה

Verification Engineer

אתוסיה

עלתה ל-JOBTIME לפני 6 שעות· בתוקף עד 24 בנובמבר 2026

מיקום
כל הארץ
היקף משרה
משרה מלאה
תפקיד
מהנדס/ת חומרה ואלקטרוניקה

תיאור המשרה

Senior VLSI Verification Engineer

About the Role

We are a dynamic, early-stage semiconductor company looking for a Senior VLSI Verification Engineer with 4–8 years of experience. In this role, you will take full ownership of block-level and subsystem-level verification. Operating in a lean team environment, you will work independently to build robust verification environments from scratch, ensuring first-pass silicon success.

Key Responsibilities

  • End-to-End Ownership: Own the verification lifecycle from specification review and test planning through environment development, regression execution, debug, and coverage closure.
  • Environment Architecture: Build, maintain, and scale advanced verification environments using SystemVerilog and UVM.
  • Advanced Verification: Implement Assertion-Based Verification %28SVA%29 to catch deep architectural bugs and simplify debug cycles.
  • Test & Coverage Execution: Write constrained-random and directed test suites. Define, track, and close functional and code coverage metrics.
  • Automation & Scripting: Leverage Python in a Linux environment to build regression suites, automate tool flows, and parse simulation logs efficiently.
  • Collaboration: Work closely with RTL designers and architects to review specifications, debug RTL and testbench failures, identify root causes, resolve functional issues, and improve overall design quality.

Required Technical Skills & Qualifications

  • Experience: 4 to 8 years of proven experience in ASIC/SoC design verification.
  • Methodologies: Deep, hands-on expertise in UVM, SystemVerilog Assertions %28SVA%29 and Object-Oriented Programming %28OOP%29 concepts.
  • Scripting: Strong Python scripting skills for automation and data parsing.
  • AI: Demonstrated interest in leveraging modern AI-assisted engineering tools to improve verification productivity, automation, and debugging efficiency.
  • Education: Bachelor’s or Master’s degree in Electrical Engineering, Computer Engineering, or a related field.

Preferred Qualifications %28Highly Desired%29

  • SoC Verification: Experience moving beyond block-level to full SoC integration and subsystem verification.
  • Embedded CPUs: Familiarity with verifying environments containing Embedded CPUs %28e.g., RISC-V, ARM%29 and understanding processor-peripheral interactions over AXI/AHB/APB.

Soft Skills for Our Team

  • Autonomy: Ability to thrive with minimal supervision and manage your own deliverables.
  • Agility: Comfortable wearing multiple hats and adapting quickly to evolving project needs typical of a small company. 

משרות דומות

הגדרות נגישות

ערכת צבעים

גודל טקסט

100%

התאמות תצוגה

הצהרת נגישות