דילוג לתוכן הראשי

הגדרות עוגיות

בחרו מה לאפשר. אפשר לשנות את הבחירה בכל עת דרך „הגדרות עוגיות” בתחתית כל עמוד.

חיוניות

התחברות, אבטחה ושמירת הבחירות שלכם באתר — כולל הבחירה הזו, ערכת הצבעים והגדרות הנגישות. וגם מאיזה אתר או קמפיין הגעתם בביקור הראשון (בלי מזהה אישי, נשמר 30 יום), כדי שנדע מאיפה מגיעות ההרשמות לאתר.

תמיד פעילות

סטטיסטיקה ומדידה

אילו דפים נצפים ואיך משתמשים בהם, כדי לשפר את האתר. בלי שם ובלי פרטי קשר.

כלים: Google Analytics, Microsoft Clarity

פרסום ושיווק

מודעות שמותאמות לתחומי העניין, והתראות דחיפה על משרות חדשות למי שביקש. בלי הסכמה מוצגות מודעות כלליות בלבד.

כלים: Google AdSense, OneSignal

פרטים נוספים במדיניות הפרטיות.

JOBTIME
לוגו אתוסיה

Senior CAD / IT Engineer %28VLSI & Silicon Infrastructure%29

אתוסיה

עלתה ל-JOBTIME לפני 7 שעות· בתוקף עד 24 בנובמבר 2026

מיקום
כל הארץ
היקף משרה
משרה מלאה
עבודה מהבית
היברידי
תפקיד
איש/אשת IT

תיאור המשרה

Key Responsibilities

  • EDA Environment & Tool Management: Own the installation, configuration, maintenance, and optimization of industry-standard EDA tools %28Synopsys, Cadence, Siemens%29 for simulation, synthesis, formal verification, and physical design flows.
  • HPC Cluster & Workload Orchestration: Architect, scale, and maintain high-performance computing %28HPC%29 clusters %28on-premises and cloud hybrids%29 utilizing batch queuing and grid systems %28e.g., LSF, Slurm, or Grid Engine%29 optimized for massive parallel VLSI verification workloads.
  • License Optimization & Management: Manage and monitor global EDA tool license pools %28FlexLM%29. Analyze usage patterns, build automated dashboards to prevent licensing bottlenecks, and optimize seat utilization to maximize engineering throughput while controlling costs.
  • CI/CD & Compute Automation: Design and implement robust compute-heavy CI/CD regression pipelines specifically tailored for hardware development flows, automating linting, compilation, regressions, and design quality metric collection.
  • Storage & Infrastructure Engineering: Oversee high-throughput, low-latency networked storage architecture %28NFS, NetApp, Isilon, or cloud storage alternatives%29 required to handle multi-terabyte silicon design databases, revision control configurations, and massive simulation log outputs.
  • Design Management Systems: Support and scale design data management and revision control structures %28e.g., Perforce Helix, Git/Git LFS, Methodics%29 to safeguard design integrity across complex, multi-die SoC branches.

Key Requirements & Qualifications

  • Education & Experience: Bachelor’s degree in Computer Engineering, Electrical Engineering, Computer Science, or a related field, with 5+ years of hands-on experience in CAD/IT supporting front-end and back-end VLSI engineering teams.
  • Deep EDA Ecosystem Expertise: Thorough understanding of industry-standard EDA front-end and physical design suites %28such as Synopsys VCS/Verdi/Design Compiler, Cadence Xcelium/Innovus, or Siemens Questa/Calibre%29 and how they consume CPU, RAM, and licensing resources.
  • Advanced Automation & Scripting: Strong proficiency in Python, Tcl, Bash, Perl, or Go to build custom automation infrastructure, parse large log data, and interface with tool APIs.
  • HPC & Linux Systems Mastery: Advanced expertise in Linux/Unix administration %28RedHat/CentOS/Rocky Linux%29, network configurations, shell environments, and grid schedulers %28Slurm, LSF, or grid environments%29.
  • Modern IT / Devops Tooling: Solid familiarity with containers %28Docker, Singularity%29, configuration management %28Ansible, Puppet%29, and cloud infrastructure providers %28AWS, Azure, GCP%29 for scalable compute bursts.
  • Startup Agility: Exceptional capability to thrive in a fast-paced, high-ambiguity startup environment. A highly proactive engineer who takes ownership of systemic friction points and resolves them before they delay tape-out schedules.

משרות דומות

הגדרות נגישות

ערכת צבעים

גודל טקסט

100%

התאמות תצוגה

הצהרת נגישות