דילוג לתוכן הראשי

הגדרות עוגיות

בחרו מה לאפשר. אפשר לשנות את הבחירה בכל עת דרך „הגדרות עוגיות” בתחתית כל עמוד.

חיוניות

התחברות, אבטחה ושמירת הבחירות שלכם באתר — כולל הבחירה הזו, ערכת הצבעים והגדרות הנגישות. וגם מאיזה אתר או קמפיין הגעתם בביקור הראשון (בלי מזהה אישי, נשמר 30 יום), כדי שנדע מאיפה מגיעות ההרשמות לאתר.

תמיד פעילות

סטטיסטיקה ומדידה

אילו דפים נצפים ואיך משתמשים בהם, כדי לשפר את האתר. בלי שם ובלי פרטי קשר.

כלים: Google Analytics, Microsoft Clarity

פרסום ושיווק

מודעות שמותאמות לתחומי העניין, והתראות דחיפה על משרות חדשות למי שביקש. בלי הסכמה מוצגות מודעות כלליות בלבד.

כלים: Google AdSense, OneSignal

פרטים נוספים במדיניות הפרטיות.

JOBTIME
לוגו אתוסיה

Verification Engineer

אתוסיה

עלתה ל-JOBTIME לפני 16 שעות· בתוקף עד 24 בנובמבר 2026

מיקום
כל הארץ
היקף משרה
משרה מלאה
תפקיד
מהנדס/ת חומרה ואלקטרוניקה

תיאור המשרה

 We are looking for a talented and motivated Verification
Engineer to join our cutting-edge R&D team. In this role, you will take
ownership of developing and maintaining advanced simulation environments used
throughout the hardware development lifecycle — from RTL block-level testing to
full-chip integration and FPGA validation. 

You’ll work closely with multidisciplinary teams including
Design, Architecture, DSP, Software, Product, and Validation, to ensure robust
and efficient verification processes across a dynamic and innovative
engineering environment. 

Key Responsibilities  

  • Define
    and develop simulation and verification environments %28testbenches and
    frameworks%29 for complex SoC designs. 
  • Support
    RTL development and full-chip integration through verification planning,
    test writing, and debugging. 
  • Analyze
    and resolve functional issues discovered during simulation or integration
    phases. 
  • Drive
    continuous improvement in verification methodologies and flows. 
  • Collaborate
    cross-functionally to align with architecture and design specifications. 

Requirements  

  • B.Sc.
    in Electrical Engineering from a recognized university. 
  • Minimum
    of 3 years of hands-on experience in
    ASIC/FPGA verification 
  • Strong
    knowledge in verification methodologies, simulation tools, and debugging. 
  • Excellent
    communication and teamwork skills — ability to thrive in a fast-paced,
    collaborative environment. 
  • Advantageous
    Experience:  
    • Experience
      with Specman/e. 
    • Familiarity
      with UVM %28Universal Verification Methodology%29.   

משרות דומות

הגדרות נגישות

ערכת צבעים

גודל טקסט

100%

התאמות תצוגה

הצהרת נגישות