דילוג לתוכן הראשי

הגדרות עוגיות

בחרו מה לאפשר. אפשר לשנות את הבחירה בכל עת דרך „הגדרות עוגיות” בתחתית כל עמוד.

חיוניות

התחברות, אבטחה ושמירת הבחירות שלכם באתר — כולל הבחירה הזו, ערכת הצבעים והגדרות הנגישות. וגם מאיזה אתר או קמפיין הגעתם בביקור הראשון (בלי מזהה אישי, נשמר 30 יום), כדי שנדע מאיפה מגיעות ההרשמות לאתר.

תמיד פעילות

סטטיסטיקה ומדידה

אילו דפים נצפים ואיך משתמשים בהם, כדי לשפר את האתר. בלי שם ובלי פרטי קשר.

כלים: Google Analytics, Microsoft Clarity

פרסום ושיווק

מודעות שמותאמות לתחומי העניין, והתראות דחיפה על משרות חדשות למי שביקש. בלי הסכמה מוצגות מודעות כלליות בלבד.

כלים: Google AdSense, OneSignal

פרטים נוספים במדיניות הפרטיות.

JOBTIME
לוגו אתוסיה

ASIC Design Verification Sr. Engineer

אתוסיה

עלתה ל-JOBTIME לפני 15 שעות· בתוקף עד 24 בנובמבר 2026

מיקום
כל הארץ
היקף משרה
משרה מלאה
תפקיד
מהנדס/ת חומרה ואלקטרוניקה

תיאור המשרה

Responsibilities:

Understand high-level specifications and detailed requirements for application processor design logical units.

Verification from plan to execution, build and own all functional verification stages of a unit within application processor.

Collaborate with cross functional teams such as architecture, design, and software teams on test plan development.

Deliver on time with tight schedule entire verification suite including full functional and code coverage closure before tape-out.

Required Skills and Experience :

BSc. in Electrical and/or Computer Engineering with up to 5 years of experience with RTL ASIC verification.

Knowledge and experience in one of the following: CPU, RISC-V architecture, micro-controllers, memory and cache controllers is an advantage.

Experience with Verilog, System Verilog

Experience with C/C++ %28DPI-C%29.

Experience with SVA.

Experience with UVM methodology is an advantage.

Able to express complex concepts in fluent technical English. 

משרות דומות

הגדרות נגישות

ערכת צבעים

גודל טקסט

100%

התאמות תצוגה

הצהרת נגישות