דילוג לתוכן הראשי

הגדרות עוגיות

בחרו מה לאפשר. אפשר לשנות את הבחירה בכל עת דרך „הגדרות עוגיות” בתחתית כל עמוד.

חיוניות

התחברות, אבטחה ושמירת הבחירות שלכם באתר — כולל הבחירה הזו, ערכת הצבעים והגדרות הנגישות. וגם מאיזה אתר או קמפיין הגעתם בביקור הראשון (בלי מזהה אישי, נשמר 30 יום), כדי שנדע מאיפה מגיעות ההרשמות לאתר.

תמיד פעילות

סטטיסטיקה ומדידה

אילו דפים נצפים ואיך משתמשים בהם, כדי לשפר את האתר. בלי שם ובלי פרטי קשר.

כלים: Google Analytics, Microsoft Clarity

פרסום ושיווק

מודעות שמותאמות לתחומי העניין, והתראות דחיפה על משרות חדשות למי שביקש. בלי הסכמה מוצגות מודעות כלליות בלבד.

כלים: Google AdSense, OneSignal

פרטים נוספים במדיניות הפרטיות.

JOBTIME
לוגו אתוסיה

Verification Lead

אתוסיה

עלתה ל-JOBTIME לפני 15 שעות· בתוקף עד 24 בנובמבר 2026

מיקום
כל הארץ
היקף משרה
משרה מלאה
תפקיד
מהנדס/ת חומרה ואלקטרוניקה

תיאור המשרה

What you’ll do

Define verification strategy, test plan, and coverage goals for complex peripheral IP and subsystem blocks

Architect, develop, and maintain UVM‑based constrained‑random verification environments

Lead day‑to‑day activities of a small DV team: task planning, code and testplan reviews, mentoring, and technical guidance

Drive debug of complex issues across RTL, testbench, and system level, working closely with design, emulation and validation teams

Analyze and close functional and code coverage, drive quality metrics to tape‑out criteria

Contribute to methodology and flow improvements across the Peripheral DV team

Minimum qualifications

BSc/MSc in Electrical/Computer Engineering or related field

At least 7 years of hands‑on verification experience using UVM and SystemVerilog

Strong background in digital design and SoC/IP architecture

Proven technical leadership:

Prior experience leading or mentoring engineers or

Demonstrated ability and motivation to lead a small DV team %28e.g., ownership of major IP, driving cross‑functional efforts%29

High technical proficiency in:

UVM testbench architecture %28agents, sequences, scoreboards, coverage%29

Constrained‑random, coverage‑driven verification

Debugging complex failures in large‑scale regressions

Scripting %28Python/Perl/Tcl/shell%29 in a UNIX/Linux environment

Preferred qualifications

Experience with high‑speed peripherals %28e.g., USB, PCIe, Display, SerDes, or similar I/O IP%29

Knowledge of low‑power, reset, and clock‑domain interactions at IP/SoC level

Familiarity with regression management, metrics, and sign‑off criteria

Experience working with global, cross‑site teams

What we offer

Opportunity to own verification of cutting‑edge peripheral IP used in high‑volume products

A strong technical environment with the ability to lead, influence, and mentor

Collaboration with world‑class design, architecture, CAD and validation teams

Growth path toward broader technical or managerial leadership within Qualcomm

If you are a technically strong verification engineer with deep UVM experience and the drive to lead people and projects, we’d like to hear from you. 

משרות דומות

הגדרות נגישות

ערכת צבעים

גודל טקסט

100%

התאמות תצוגה

הצהרת נגישות